ما هو JESD204 ولماذا يجب الانتباه إليه؟

تعمل واجهة المحول الجديدة على التقاط القوة بثبات وتتطلع إلى أن تصبح البروتوكول المفضل للمحولات المستقبلية. تم طرح هذه الواجهة الجديدة ، JESD204 ، في الأصل منذ عدة سنوات ولكنها خضعت لمراجعات تجعلها واجهة محول أكثر جاذبية وكفاءة. مع زيادة دقة وسرعة المحولات ، زاد الطلب على واجهة أكثر كفاءة. توفر الواجهة JESD204 هذه الكفاءة وتوفر العديد من المزايا على أشباه الموصلات المعدنية بأكسيد المعدن التكميلي (CMOS) وأسلافها من الإشارات التفاضلية ذات الجهد المنخفض (LVDS) من حيث السرعة والحجم والتكلفة. تتمتع التصميمات التي تستخدم JESD204 بمزايا واجهة أسرع لمواكبة معدلات أخذ العينات الأسرع للمحولات. بالإضافة إلى ذلك ، هناك انخفاض في عدد الدبابيس مما يؤدي إلى أحجام عبوات أصغر وعدد أقل من مسارات التتبع التي تجعل تصميمات اللوحة أسهل بكثير وتوفر تكلفة إجمالية أقل للنظام. كما أن المعيار قابل للتطوير بسهولة بحيث يمكن تكييفه لتلبية الاحتياجات المستقبلية. تم عرض هذا بالفعل من خلال التنقيحين اللذين خضع لهما المعيار. شهد معيار JESD204 تنقيحين منذ تقديمه في عام 2006 وهو الآن في المراجعة ب. نظرًا لأن المعيار قد تم اعتماده من قبل عدد متزايد من بائعي ومستخدمي المحولات ، بالإضافة إلى مصنعي FPGA ، فقد تم صقله وتم إضافة ميزات جديدة إليه التي زادت من الكفاءة وسهولة التنفيذ. ينطبق المعيار على كل من المحولات التناظرية إلى الرقمية (ADCs) ، وكذلك المحولات الرقمية إلى التناظرية (DACs) ، وهو مصمم بشكل أساسي كواجهة مشتركة لـ FPGAs (ولكن يمكن استخدامها أيضًا مع ASICs). JESD204 - ما هو؟ في أبريل من عام 2006 ، تم إصدار النسخة الأصلية من JESD204. يصف المعيار ارتباط بيانات تسلسلي متعدد جيجابت بين المحول (المحولات) وجهاز الاستقبال ، عادةً جهاز مثل FPGA أو ASIC. في هذا الإصدار الأصلي من JESD204 ، تم تعريف ارتباط البيانات التسلسلية لمسار تسلسلي واحد بين محول أو محولات متعددة وجهاز استقبال. يتم توفير تمثيل رسومي في الشكل 1. الممر الموضح هو الواجهة المادية بين عدد M من المحولات وجهاز الاستقبال ، والذي يتكون من زوج تفاضلي من التوصيل البيني باستخدام مشغلات ومستقبلات منطقية الوضع الحالي (CML). الارتباط الموضح هو ارتباط البيانات المتسلسل الذي تم إنشاؤه بين المحول (المحولات) وجهاز الاستقبال. يتم توجيه ساعة الإطار إلى كل من المحول (المحولات) والمستقبل وتوفر الساعة لوصلة JESD204 بين الأجهزة. الشكل 1. المعيار الأصلي JESD204. يتم تحديد معدل بيانات المسار بين 312.5 ميجابت في الثانية (ميجابت في الثانية) و 3.125 جيجابت في الثانية (جيجابت في الثانية) مع تحديد معاوقة المصدر والحمل على أنها 100 Ω ± 20٪. يُعرَّف مستوى الجهد التفاضلي بأنه 800 مللي فولت اسميًا من الذروة إلى الذروة مع نطاق مستوى جهد للوضع المشترك من 0.72 فولت إلى 1.23 فولت. خط ساعة إضافي والتعقيد المرتبط بمحاذاة إشارة ساعة إضافية مع البيانات المرسلة بمعدلات بيانات عالية. أصبح من الواضح ، عندما بدأ معيار JESD8 يكتسب شعبية ، أن المعيار بحاجة إلى المراجعة لدمج دعم الممرات التسلسلية المتعددة المحاذاة مع المحولات المتعددة لاستيعاب السرعات المتزايدة ودقة المحولات. أدى هذا الإدراك إلى المراجعة الأولى لمعيار JESD10 ، والذي أصبح معروفًا باسم JESD204A. أضافت هذه المراجعة للمعيار القدرة على دعم الممرات التسلسلية المتعددة المحاذاة بمحولات متعددة. ظلت معدلات بيانات الممر ، التي تدعم من 204 ميجابت في الثانية حتى 204 جيجابت في الثانية ، دون تغيير كما فعلت ساعة الإطار ومواصفات الواجهة الكهربائية. إن زيادة قدرات المعيار لدعم الممرات التسلسلية المتعددة المحاذاة جعلت من الممكن للمحولات ذات معدلات عينة عالية ودقة عالية لتلبية الحد الأقصى لمعدل البيانات المدعوم البالغ 312.5 جيجابت في الثانية. يوضح الشكل 3.125 تمثيلاً رسوميًا للقدرات الإضافية المضافة في مراجعة JESD3.125A لدعم مسارات متعددة. الشكل 2. المراجعة الأولى - JESD204A. على الرغم من أن كل من معيار JESD204 الأصلي ومعيار JESD204A المنقح كانا أعلى أداءً من الواجهات القديمة ، إلا أنهما لا يزالان يفتقران إلى عنصر أساسي. كان هذا العنصر المفقود هو وقت الاستجابة الحتمي في البيانات المتسلسلة على الارتباط. عند التعامل مع محول ، من المهم معرفة علاقة التوقيت بين إشارة العينة وتمثيلها الرقمي من أجل إعادة إنشاء إشارة العينة بشكل صحيح في المجال التناظري بمجرد استلام الإشارة (هذا الموقف ، بالطبع ، ل ADC ، وضع مماثل ينطبق على DAC). تتأثر علاقة التوقيت هذه بزمن انتقال المحول ، والذي يتم تحديده لـ ADC مثل عدد دورات الساعة بين لحظة حافة أخذ العينات لإشارة الإدخال حتى الوقت الذي يكون فيه التمثيل الرقمي موجودًا عند مخرجات المحول. وبالمثل ، في DAC ، يتم تعريف زمن الانتقال على أنه عدد دورات الساعة بين الوقت الذي يتم فيه تسجيل الإشارة الرقمية في DAC حتى يبدأ الإخراج التناظري في التغيير. في المعايير JESD204 و JESD204A ، لم تكن هناك إمكانيات محددة من شأنها أن تحدد بشكل حاسم زمن انتقال المحول ومدخلاته / مخرجاته الرقمية المتسلسلة. بالإضافة إلى ذلك ، استمرت المحولات في الزيادة من حيث السرعة والدقة. أدت هذه العوامل إلى إدخال المراجعة الثانية للمعيار ، JESD204B. في يوليو من عام 2011 ، تم إصدار المراجعة الثانية والحالية للمعيار ، JESD204B. كان أحد المكونات الرئيسية للمعيار المنقح هو إضافة أحكام لتحقيق زمن انتقال محدد. بالإضافة إلى ذلك ، تم دفع معدلات البيانات المدعومة إلى 12.5 جيجابت في الثانية ، مقسمة إلى درجات سرعة مختلفة للأجهزة. هذه المراجعة للمكالمات القياسية للانتقال من استخدام ساعة الإطار كمصدر الساعة الرئيسي إلى استخدام ساعة الجهاز كمصدر الساعة الرئيسي. يعطي الشكل 3 تمثيلاً للقدرات الإضافية المضافة بواسطة مراجعة JESD204B. الرقم 3. المراجعة الثانية (الحالية) - JESD204B. في النسختين السابقتين من معيار JESD204 ، لم تكن هناك أحكام محددة لضمان زمن انتقال محدد عبر الواجهة. تعالج مراجعة JESD204B هذه المشكلة من خلال توفير آلية لضمان أنه ، من دورة التشغيل إلى دورة التشغيل وعبر أحداث إعادة مزامنة الارتباط ، يجب أن يكون زمن الانتقال قابلاً للتكرار وحتميًا. تتمثل إحدى طرق تحقيق ذلك في بدء تسلسل محاذاة الممر الأولي في المحول (المحولات) في وقت واحد عبر جميع الممرات في وقت محدد جيدًا باستخدام إشارة إدخال تسمى SYNC ~. تطبيق آخر هو استخدام إشارة SYSREF ، وهي إشارة محددة حديثًا لـ JESD204B. تعمل إشارة SYSREF كمرجع توقيت رئيسي وتقوم بمحاذاة جميع الفواصل الداخلية لساعات الجهاز بالإضافة إلى الساعات المحلية متعددة الإطارات في كل جهاز إرسال ومستقبل. هذا يساعد على ضمان الكمون الحتمية من خلال النظام. تستدعي مواصفات JESD204B ثلاث فئات فرعية للأجهزة: الفئة الفرعية 0 - لا يوجد دعم لزمن الانتقال الحتمي ؛ الفئة الفرعية 1 - الكمون الحتمي باستخدام SYSREF ؛ والفئة الفرعية 2 - زمن انتقال حتمي باستخدام SYNC ~. يمكن ببساطة مقارنة الفئة الفرعية 0 برابط JESD204A. الفئة الفرعية 1 مخصصة بشكل أساسي للمحولات التي تعمل عند أو أعلى من 500 MSPS ، بينما الفئة الفرعية 2 مخصصة بشكل أساسي للمحولات التي تعمل بأقل من 500 MSPS. بالإضافة إلى زمن الانتقال الحتمي ، يزيد الإصدار JESD204B من معدلات بيانات الممر المدعومة إلى 12.5 جيجابت في الثانية ويقسم الأجهزة إلى ثلاث درجات مختلفة للسرعة. المصدر ومقاومة الحمل هي نفسها بالنسبة لجميع درجات السرعة الثلاث التي يتم تعريفها على أنها 100 Ω ± 20٪. تتوافق درجة السرعة الأولى مع معدلات بيانات الممر من إصدارات JESD204 و JESD204A للمعيار وتحدد الواجهة الكهربائية لمعدلات بيانات الممر حتى 3.125 جيجابت في الثانية. تحدد درجة السرعة الثانية في JESD204B الواجهة الكهربائية لمعدلات بيانات الممر حتى 6.375 جيجابت في الثانية. تعمل درجة السرعة هذه على خفض مستوى الجهد التفاضلي الأدنى إلى 400 مللي فولت من الذروة إلى الذروة ، من 500 مللي فولت من الذروة إلى الذروة لدرجة السرعة الأولى. تحدد درجة السرعة الثالثة في JESD204B الواجهة الكهربائية لمعدلات بيانات الممر حتى 12.5 جيجابت في الثانية. تعمل درجة السرعة هذه على خفض مستوى الجهد التفاضلي الأدنى المطلوب للواجهة الكهربائية إلى 360 مللي فولت من الذروة إلى الذروة. مع زيادة معدلات بيانات الممرات لدرجات السرعة ، يتم تقليل الحد الأدنى المطلوب لمستوى الجهد التفاضلي لتسهيل التنفيذ المادي عن طريق تقليل معدلات الانقلاب المطلوبة في السائقين. للسماح بمزيد من المرونة ، تنتقل مراجعة JESD204B من ساعة الإطار إلى ساعة الجهاز. في السابق ، في المراجعين JESD204 و JESD204A ، كانت ميقاتية الرتل هي مرجع التوقيت المطلق في نظام JESD204. عادة ، كانت ساعة الإطار وساعة أخذ العينات للمحول (المحولات) هي نفسها. لم يوفر هذا الكثير من المرونة وقد يتسبب في تعقيد غير مرغوب فيه في تصميم النظام عند محاولة توجيه نفس الإشارة إلى أجهزة متعددة وتفسير أي انحراف بين مسارات التوجيه المختلفة. في JESD204B ، ساعة الجهاز هي مرجع التوقيت لكل عنصر في نظام JESD204. يتم إعطاء كل محول وجهاز استقبال ساعة الجهاز الخاصة به من دائرة مولد ساعة تكون مسؤولة عن توليد جميع ساعات الجهاز من مصدر مشترك. يتيح ذلك مزيدًا من المرونة في تصميم النظام ولكنه يتطلب تحديد العلاقة بين ساعة الإطار وساعة الجهاز لجهاز معين. JESD204 - لماذا يجب أن ننتبه إليها؟ بنفس الطريقة التي بدأت بها LVDS في تجاوز CMOS باعتبارها التكنولوجيا المفضلة للواجهة الرقمية للمحول منذ عدة سنوات ، تستعد JESD204 للسير في مسار مماثل في السنوات القليلة المقبلة. بينما لا تزال تقنية CMOS معلقة حتى اليوم ، فقد تجاوزها LVDS في الغالب. سرعة ودقة المحولات بالإضافة إلى الرغبة في الحصول على طاقة أقل تجعل في النهاية CMOS و LVDS غير كافيين للمحولات. مع زيادة معدل البيانات على مخرجات CMOS ، تزداد التيارات العابرة أيضًا وتؤدي إلى زيادة استهلاك الطاقة. بينما يظل استهلاك الطاقة الحالي ، وبالتالي ، ثابتًا نسبيًا بالنسبة لـ LVDS ، فإن الواجهة لها حد أقصى للسرعة يمكن أن تدعمه. ويرجع ذلك إلى بنية برنامج التشغيل ، فضلاً عن خطوط البيانات العديدة التي يجب مزامنتها مع ساعة البيانات. الرقم 4. مقارنة طاقة محرك CMOS و LVDS و CML. مع ما يقرب من 150 MSPS إلى 200 MSPS و 14 بت من الدقة ، تبدأ محركات إخراج CML في أن تصبح أكثر كفاءة من حيث استهلاك الطاقة. يوفر CML ميزة تتطلب عددًا أقل من أزواج الإخراج لكل دقة معينة من برامج تشغيل LVDS و CMOS بسبب تسلسل البيانات. تتمتع محركات CML المحددة للواجهة JESD204B بميزة إضافية نظرًا لأن المواصفات تستدعي خفض مستويات الجهد من الذروة إلى الذروة مع زيادة معدل العينة ورفع معدل خط الإخراج. عدد الدبابيس المطلوبة لنفس تعطي دقة المحول ومعدل العينة أقل بكثير أيضًا. يقدم الجدول 1 رسمًا توضيحيًا لعدد الدبوس للواجهات الثلاثة المختلفة باستخدام محول 200 MSPS مع تعداد قنوات مختلفة ودقة بتات مختلفة. تفترض البيانات ساعة مزامنة لبيانات كل قناة في حالة مخرجات CMOS و LVDS ومعدل بيانات أقصى يبلغ 4.0 جيجابت في الثانية لنقل بيانات JESD204B باستخدام مخرجات CML. تصبح أسباب التقدم إلى JESD204B باستخدام برامج تشغيل CML واضحة عند النظر إلى هذا الجدول ومراقبة الانخفاض الكبير في عدد الدبوس الذي يمكن تحقيقه. الجدول 1. مقارنة عدد الدبوس - 200 MSPS ADC عدد القنوات الدقة عدد سنون CMOS LVDS عدد سنون (DDR) عدد سنون CML (JESD204B) 1 12 13 14 2 2 12 26 28 4 4 12 52 56 8 8 12 104 112 16 1 14 15 16 2 2 14 30 32 4 4 14 60 64 8 8 14 120 128 16 1 16 17 18 2 2 16 34 36 4 4 16 الأجهزة التناظرية ، الشركة الرائدة في السوق في محولات البيانات ، شهدت هذا الاتجاه التي تدفع الواجهة الرقمية للمحول نحو واجهة JESD68 المحددة بواسطة JEDEC. تم استخدام الأجهزة التناظرية مع المعيار منذ البداية ، عندما تم إصدار أول مواصفات JESD204. حتى الآن ، أصدرت الأجهزة التناظرية لإنتاج العديد من المحولات بمخرجات متوافقة مع JESD204- و JESD204A وتقوم حاليًا بتطوير منتجات ذات مخرجات متوافقة مع JESD204B. AD9639 هو رباعي القنوات ، 12 بت 170 MSPS / 210 MSPS ADC الذي يحتوي على واجهة JESD204. AD9644 و AD9641 هما 14 بت 80 MSPS / 155 MSPS مزدوج وواحد من ADCs التي لها واجهة JESD204A. من منظور DAC ، فإن AD9128 الذي تم إصداره مؤخرًا هو ثنائي 16 بت 1.25 GSPS DAC الذي يحتوي على واجهة JESD204A. لمزيد من المعلومات حول جهود الأجهزة التناظرية فيما يتعلق بـ JESD204 ، يرجى زيارة analog.com/jesd204. مع زيادة سرعة المحولات ودقتها ، زاد الطلب على واجهة رقمية أكثر كفاءة. بدأت الصناعة في إدراك ذلك من خلال واجهة البيانات المتسلسلة JESD204. استمرت مواصفات الواجهة في التطور لتقديم طريقة أفضل وأسرع لنقل البيانات بين المحولات و FPGAs (أو ASICs). خضعت الواجهة لمراجعين لتحسين تنفيذها وتلبية الطلبات المتزايدة الناتجة عن السرعات العالية والمحولات عالية الدقة. بالنظر إلى مستقبل الواجهات الرقمية للمحول ، من الواضح أن JESD204 تستعد لتصبح خيار الصناعة للواجهة الرقمية للمحولات. لقد استجابت كل مراجعة لمطالب التحسينات على تنفيذها وسمحت للمعيار بالتطور لتلبية المتطلبات الجديدة التي أحدثتها التغييرات في تقنية المحول. نظرًا لأن تصميمات النظام تصبح أكثر تعقيدًا ويزداد أداء المحول أعلى ، يجب أن يكون معيار JESD204 قادرًا على التكيف والتطور للاستمرار في تلبية متطلبات التصميم الجديدة اللازمة. المراجع معيار JEDEC JESD204 (أبريل 2006). جمعية تكنولوجيا الحالة الصلبة JEDEC. معيار JEDEC JESD204A (أبريل 2008). جمعية تكنولوجيا الحالة الصلبة JEDEC. معيار JEDEC JESD204B (يوليو 2011).